XC2VP20-5FF896C XC2VP20-5FF896I XC2VP20-5FFG896C XC2VP20-5FGG676I XC2VP20-6FF896C XC2VP20-6FF896I XC2VP20-6FFG896C XC2VP20-6FGG676C XC2VP2-5FF672C

Le système de contrôle de l'équipement doit être équipé d'un système de contrôle de l'équipement.XIlinx FPGA circuits intégrés de grille de porte programmable de champ

Le système de détection de l'émission de CO2 doit être conforme à la présente directive.

Le système de détection de l'urine doit être conforme à l'annexe II.

Le système de contrôle de l'équipement doit être équipé d'un système de contrôle de l'équipement.

Le numéro de série est le numéro de série de l'appareil

Le nombre de points de contrôle doit être supérieur ou égal à:

Pour les appareils à commande numérique:

Le système de détection de l'urine doit être utilisé.

Le numéro de téléphone est le numéro de téléphone de l'entreprise.

Le système de détection de l'urine doit être utilisé.

Caractéristiques:

• Solution logique très peu coûteuse et haute performance pour des applications à haut volume et à faible coût

• L'alimentation VCCAUX à double portée simplifie la conception de la seule tension 3,3 V

• Les modes suspension et hibernation réduisent la puissance du système

• Des broches d'interface SelectIOTM à plusieurs tensions et à plusieurs normes

• Jusqu'à 502 broches d'entrée/sortie ou 227 paires de signaux différentiels

• LVCMOS, LVTTL, HSTL et SSTL avec une seule entrée/sortie

• Signalisation à 3,3 V, 2,5 V, 1,8 V, 1,5 V et 1,2 V

• Disque de sortie sélectionnable, jusqu'à 24 mA par broche

• La norme QUIETIO réduit le bruit des commutations d'E/S

• Compatibilité totale de 3,3 V ± 10% et conformité à l'échange à chaud.

• Taux de transfert de données de plus de 640 Mb/s par I/O différentiel

• LVDS, RSDS, mini-LVDS, HSTL/SSTL avec résistance de terminaison différentielle intégrée

• Soutien amélioré au double débit de données (DDR)

• Prise en charge de la SDRAM DDR/DDR2 jusqu'à 400 Mb/s

• Prise en charge complète de la technologie PCI® 32/64 bits et 33/66 MHz

• Ressources logiques abondantes et flexibles • Densités allant jusqu'à 25 344 cellules logiques, y compris le registre de changement optionnel ou le support de la RAM distribuée

• Multiplexeurs larges et efficaces, logique large

• Logique de transport rapide et prévisible

• Multiplicateurs 18 x 18 améliorés avec pipeline en option

• Port de programmation/débogage JTAG IEEE 1149.1/1532

• Architecture hiérarchique de la mémoire SelectRAM

• Jusqu'à 576 Kbits de RAM de bloc rapide avec possibilité d'écriture par octet pour les applications de processeur

• Jusqu'à 176 Kbits de RAM distribuée efficace

• Jusqu'à huit gestionnaires d'horloges numériques (DCM)

• Élimination de la déviation de l'horloge (boucle verrouillée en retard)

• synthèse de fréquences, multiplication, division

• Changement de phase à haute résolution

• Large plage de fréquences (5 MHz à plus de 320 MHz)

• Huit réseaux d'horloges globales peu biaisées, huit horloges supplémentaires par demi-appareil, plus un routage abondant peu biaisé

• Interface de configuration avec les PROM standard de l'industrie

• Flash PROM en série SPI à faible coût et économe en espace

• un lecteur de fréquence x8 ou x8/x16 BPI parallèle OU flash PROM

• Flash de plateforme Xilinx® à faible coût avec JTAG

• Identificateur ADN unique du dispositif pour l'authentification de la conception

• Chargement de plusieurs flux de bits sous contrôle FPGA

• Vérification du CRC après la configuration

• Support complet du logiciel du système de développement Xilinx ISE® et WebPACKTM ainsi que du kit de démarrage Spartan-3A

• Processeurs intégrés MicroBlazeTM et PicoBlaze

• Emballages QFP et BGA peu coûteux, options sans Pb

• Des empreintes communes facilitent la migration en densité

• Compatible avec certains FPGA non volatils Spartan-3AN

• Compatible avec les FPGAs Spartan-3A DSP à plus haute densité

• La version XA automobile est disponible

Produits connexes:

Statut du Spartan-3A FPGA

XC3S50A Production

XC3S200A Production

XC3S400A Production

XC3S700A Production

Produit XC3S1400A

XC3S50A 4 Performance standard VQ100/ VQG100 100 broches très mince Quad Flat Pack (VQFP) C Commercial (0°C à 85°C)

XC3S200A 5 Hautes performances (uniquement pour le commerce) TQ144/ TQG144 144-pin Thin Quad Flat Pack (TQFP) I Industriel (de 40°C à 100°C) XC3S400A FT256/ FTG256 256-ball Fine-Pitch Thin Ball Grid Array (FTBGA)

Le modèle XC3S700A FG320/ FGG320 est une grille à billes de 320 boules (FBGA)

Le système de réglage de la fréquence de l'aéronef est basé sur les caractéristiques suivantes:

Le système de réglage de la fréquence de l'aéronef doit être conforme à l'exigence de la régulation de la fréquence de l'aéronef.

XC3S1400A FG676 FGG676 676 boules de grille à billes fines (FBGA)

XC3S50(2) 50K 1,728 16 12 192 12K 72K 4 2 124 56

XC3S200(2) 200K 4,320 24 20 480 30K 216K 12 4 173 76

XC3S400(2) 400K 8,064 32 28 896 56K 288K 16 4 264 116

XC3S1000(2) 1M 17,280 48 40 1,920 120K 432K 24 4 391 175

XC3S1500 1,5M 29,952 64 52 3,328 208K 576K 32 4 487 221

XC3S2000 2M 46,080 80 64 5,120 320K 720K 40 4 565 270

XC3S4000 4M 62,208 96 72 6,912 432K 1,728K 96 4 633 300

XC3S5000 5M 74.880 104 80 8.320 520K 1.872K 104 4 633 300

Pour plus d'informations sur la disponibilité en stock de la famille Spartan-3A FPGA, veuillez envoyer un e-mail à: sales@icschip.com