XC2V1500-5FG676C CI XILINX Virtex FPGA XC2V1500-5FG676I

XC2V1500-5FG676C Virtex série XILINX FPGA IC XC2V1500-5FG676I

XC2V1500-5FG676C Virtex série XILINX FPGA IC XC2V1500-5FG676I

Circuit intégré FPGA XILINX de la série VirtexLa description :

La famille Virtex FPGA offre des solutions logiques programmables hautes performances et haute capacité.Des augmentations spectaculaires de l'efficacité du silicium résultent de l'optimisation de la nouvelle architecture pour l'efficacité de placement et de routage et de l'exploitation d'un processus CMOS agressif à 5 couches métalliques de 0,22 μm.Ces avancées font des FPGA Virtex des alternatives puissantes et flexibles aux matrices de portes programmées par masque.La famille Virtex comprend les neuf membres présentés dans le tableau 1. S'appuyant sur l'expérience acquise au cours des générations précédentes de FPGA, la famille Virtex représente une avancée révolutionnaire dans la conception de la logique programmable.Combinant une grande variété de fonctionnalités système programmables, une riche hiérarchie de ressources d'interconnexion rapides et flexibles et une technologie de processus avancée, la famille Virtex offre une solution logique programmable à haute vitesse et haute capacité qui améliore la flexibilité de conception tout en réduisant les délais de mise sur le marché. .

Les familles de FPGA Spartan® et Spartan-XL sont une solution FPGA de production à haut volume qui répond à toutes les exigences clés pour le remplacement d'ASIC jusqu'à 40 000 portes.Ces exigences incluent des performances élevées, une RAM sur puce, des solutions de base et des prix qui, en volume élevé, approchent et dans de nombreux cas sont équivalents aux dispositifs ASIC programmés par masque.En rationalisant l'ensemble des fonctionnalités de la série Spartan, en tirant parti des technologies de processus avancées et en se concentrant sur la gestion des coûts totaux, la série Spartan offre les fonctionnalités clés requises par l'ASIC et d'autres utilisateurs de logique à volume élevé tout en évitant le coût initial, les longs cycles de développement et le risque inhérent aux systèmes conventionnels. ASIC.Les familles Spartan et Spartan-XL de la série Spartan comptent dix membres, comme indiqué dans le tableau 1. Caractéristiques des FPGA Spartan/Spartan-XL Famille XL.Voir les fiches techniques séparées pour les membres plus avancés de la série Spartan.• Premier FPGA de remplacement ASIC pour la production à haut volume avec RAM sur puce • Densité jusqu'à 1 862 cellules logiques ou 40 000 portes système • Ensemble de fonctionnalités simplifiées basées sur l'architecture XC4000 • Performances du système au-delà de 80 MHz • Large gamme de solutions prédéfinies AllianceCORE et LogiCORE™ disponible • Reprogrammabilité illimitée • Faible coût.

Fonctionnalités au niveau du système - Disponible en versions 5 V et 3,3 V - Mémoire SelectRAM™ sur puce - Entièrement compatible PCI - Capacité de relecture complète pour la vérification du programme et l'observabilité du nœud interne - Logique de transport haute vitesse dédiée - Capacité de bus interne à 3 états - Huit réseaux mondiaux d'horloge ou de signaux à faible biais - Logique de balayage des limites compatible IEEE 1149.1 - Boîtiers en plastique à faible coût disponibles dans toutes les densités - Compatibilité d'empreinte dans les boîtiers courants • Entièrement pris en charge par le puissant système de développement Xilinx ISE® Classics - Cartographie, placement et routage entièrement automatiques Fonctionnalités supplémentaires de la famille Spartan-XL • Alimentation 3,3 V pour faible consommation avec E/S tolérantes à 5 V • Entrée de mise hors tension • Performances supérieures • Logique de report plus rapide • Réseau d'horloge haute vitesse plus flexible • Capacité de verrouillage dans les blocs logiques configurables • Verrou de capture rapide d'entrée • Générateur de fonction MUX ou 2 entrées en option sur les sorties • Pilote de sortie 12 mA ou 24 mA • Conformité PCI 5 V et 3,3 V • Balayage des limites amélioré • Mode Express configuration

La famille Spartan®-3A de matrices de portes programmables sur le terrain (FPGA) résout les défis de conception dans la plupart des applications électroniques à haut volume, sensibles aux coûts et à forte intensité d'E/S.La famille de cinq membres offre des densités allant de 50 000 à 1,4 million de portes système, comme indiqué dans le tableau 1. Les FPGA Spartan-3A font partie de la famille Extended Spartan-3A, qui comprend également le Spartan-3AN non volatil et le plus élevé densité Spartan-3A DSP FPGA.La famille Spartan-3A s'appuie sur le succès des anciennes familles de FPGA Spartan-3E et Spartan-3.De nouvelles fonctionnalités améliorent les performances du système et réduisent le coût de la configuration.Ces améliorations de la famille Spartan-3A, combinées à une technologie de processus 90 nm éprouvée, offrent plus de fonctionnalités et de bande passante par dollar que jamais auparavant, établissant la nouvelle norme dans l'industrie de la logique programmable.En raison de leur coût exceptionnellement bas, les FPGA Spartan-3A sont parfaitement adaptés à une large gamme d'applications électroniques grand public, y compris l'accès haut débit, les réseaux domestiques, l'affichage/projection et les équipements de télévision numérique.La famille Spartan-3A est une alternative supérieure aux ASIC programmés par masque.Les FPGA évitent le coût initial élevé, les longs cycles de développement et la rigidité inhérente des ASIC conventionnels, et permettent des mises à niveau de conception sur le terrain.

XILINX Virtex™ 2.5 V Field Programmable Gate Arrays FPGA Families Data Sheet (Certains produits sont obsolètes/sous obsolescence, n'hésitez pas à nous contacter par ic@icschip.com pour plus d'informations)

Introduction :

Caractéristiques:

Réseaux de portes programmables sur le terrain rapides et haute densité - Densités de 50 000 à 1 000 000 portes système - Performances du système jusqu'à 200 MHz - Conforme à la norme PCI 66 MHz - Échangeable à chaud pour Compact PCI • Interfaces SelectIO™ multistandard - 16 interfaces hautes performances standards - Se connecte directement aux appareils ZBTRAM • Circuit de gestion d'horloge intégré - Quatre boucles à verrouillage de retard (DLL) dédiées pour un contrôle d'horloge avancé - Quatre réseaux de distribution d'horloge globale à faible biais principaux, plus 24 réseaux d'horloge locaux secondaires • Système de mémoire hiérarchique - LUT configurables en tant que RAM 16 bits, RAM 32 bits, RAM double port 16 bits ou registre à décalage 16 bits - RAM synchrones configurables double port 4k bits - Interfaces rapides vers des RAM externes hautes performances • Architecture flexible qui équilibre la vitesse et la densité - Logique de report dédiée pour l'arithmétique à grande vitesse - Prise en charge de multiplicateurs dédiés - Chaîne en cascade pour les fonctions d'entrée large - Registres/verrous abondants avec activation d'horloge et double réglage et réinitialisation synchrone/asynchrone -Bus interne à 3 états - Logique de balayage périphérique IEEE 1149.1 - Diode de capteur de température de matrice • Pris en charge par FPGA Foundation™ et Alliance Development Systems - Prise en charge complète des bibliothèques unifiées, des macros placées relationnellement et de Design Manager - Large sélection de plates-formes PC et stations de travail • Configuration intégrée basée sur SRAM - Reprogrammabilité illimitée - Quatre modes de programmation • Procédé métallique à 5 couches de 0,22 μm • Testé à 100 % en usine.

Caractéristiques:

• Solution logique à très faible coût et hautes performances pour les applications à volume élevé et soucieuses des coûts

• L'alimentation VCCAUX à double plage simplifie la conception en 3,3 V uniquement

• Les modes veille et veille prolongée réduisent l'alimentation du système

• Broches d'interface SelectIO™ multi-tension et multi-standard

• Jusqu'à 502 broches d'E/S ou 227 paires de signaux différentiels

• E/S asymétriques LVCMOS, LVTTL, HSTL et SSTL

• Signalisation 3,3 V, 2,5 V, 1,8 V, 1,5 V et 1,2 V

• Entraînement de sortie sélectionnable, jusqu'à 24 mA par broche

• La norme QUIETIO réduit le bruit de commutation d'E/S

• Compatibilité complète de 3,3 V ± 10 % et conformité à l'échange à chaud.

• Taux de transfert de données de plus de 640 Mb/s par E/S différentielle

• E/S différentielles LVDS, RSDS, mini-LVDS, HSTL/SSTL avec résistances de terminaison différentielles intégrées

• Prise en charge améliorée du double débit de données (DDR)

• Prise en charge de SDRAM DDR/DDR2 jusqu'à 400 Mb/s

• Prise en charge de la technologie PCI® 32/64 bits, 33/66 MHz entièrement conforme

• Ressources logiques abondantes et flexibles • Densités jusqu'à 25 344 cellules logiques, y compris le registre à décalage en option ou la prise en charge de la RAM distribuée

• Multiplexeurs larges efficaces, logique large

• Logique de report à anticipation rapide

• Multiplicateurs 18 x 18 améliorés avec pipeline en option

• Port de programmation/débogage IEEE 1149.1/1532 JTAG

• Architecture de mémoire Hiérarchique SelectRAM™

• Jusqu'à 576 Kbits de RAM de bloc rapide avec possibilité d'écriture d'octets pour les applications de processeur

• Jusqu'à 176 Kbits de RAM distribuée efficace

• Jusqu'à huit gestionnaires d'horloge numérique (DCM)

• Élimination du décalage d'horloge (boucle verrouillée à retard)

• Synthèse, multiplication, division de fréquence

• Déphasage haute résolution

• Large gamme de fréquences (5 MHz à plus de 320 MHz)

• Huit réseaux d'horloges globales à faible biais, huit horloges supplémentaires par demi-appareil, plus un abondant routage à faible biais

• Interface de configuration aux PROM standard de l'industrie

• Flash PROM série SPI peu coûteux et peu encombrant

• x8 ou x8/x16 BPI parallèle NOR Flash PROM

• Plate-forme Flash Xilinx® à faible coût avec JTAG

• Identifiant unique de l'ADN de l'appareil pour l'authentification de la conception

• Charger plusieurs flux binaires sous contrôle FPGA

• Vérification CRC post-configuration

• Prise en charge complète des logiciels du système de développement Xilinx ISE® et WebPACK™, plus le kit de démarrage Spartan-3A

• Processeurs embarqués MicroBlaze™ et PicoBlaze

• Conditionnement QFP et BGA à faible coût, options sans plomb

• Les empreintes communes prennent en charge une migration de densité facile

• Compatible avec certains FPGA non volatils Spartan-3AN

• Compatible avec les FPGA DSP Spartan-3A à plus haute densité

• Version automobile XA disponible

Produits connexes :

État du FPGA Spartan-3A

Production XC3S50A

Production XC3S200A

Production XC3S400A

Production XC3S700A

Production XC3S1400A

XC3S50A –4 Performances standard VQ100/ VQG100 100 broches Très mince Quad Flat Pack (VQFP) C Commercial (0 °C à 85 °C)

XC3S200A –5 Hautes performances (commercial uniquement) TQ144/ TQG144 144 broches Thin Quad Flat Pack (TQFP) I Industriel (–40°C à 100°C) XC3S400A FT256/ FTG256 256 billes Thin Ball Grid Array (FTBGA) )

XC3S700A FG320/ FGG320 Matrice de grille à billes à pas fin de 320 billes (FBGA)

XC3S1400A FG400/ FGG400 Matrice de grille à billes à pas fin de 400 billes (FBGA)

XC3S1400A FG484/ FGG484 Matrice de grille à billes à pas fin de 484 billes (FBGA)

XC3S1400A FG676 FGG676 Matrice de grille à billes à pas fin de 676 billes (FBGA)

XC3S50(2) 50K 1 728 16 12 192 12K 72K 4 2 124 56

XC3S200(2) 200K 4 320 24 20 480 30K 216K 12 4 173 76

XC3S400(2) 400K 8 064 32 28 896 56K 288K 16 4 264 116

XC3S1000(2) 1M 17 280 48 40 1 920 120K 432K 24 4 391 175

XC3S1500 1.5M 29 952 64 52 3 328 208K 576K 32 4 487 221

XC3S2000 2M 46 080 80 64 5 120 320K 720K 40 4 565 270

XC3S4000 4M 62 208 96 72 6 912 432K 1 728K 96 4 633 300

XC3S5000 5M 74 880 104 80 8 320 520K 1 872K 104 4 633 300

Pour plus d'informations sur la disponibilité des stocks de la famille FPGA Spartan-3A, n'hésitez pas à envoyer un e-mail : ic@icschip.com

Produits connexes sur les séries XILINX Spartan et Spartan-3 :