XC2C32-6CPG56I XC2C32A-4QFG32C XC2C32A-6VQG44C XC2C32A-6VQG44I XC2C384-10FG324C XC2C384-10FT256I XC2C384-10FTG256I XC2C384-10TQG144C

XC2C32-6CPG56I XC2C32A-4QFG32C XC2C32A-6VQG44C XC2C32A-6VQG44I XC2C384-10FG324C XC2C384-10FT256I XC2C384-10FTG256I XC2C384-10TQG144C

Caractéristiques :

• Solution logique à très faible coût et hautes performances pour les applications à volume élevé et soucieuses des coûts

• L'alimentation VCCAUX à double plage simplifie la conception 3,3 V uniquement

• Les modes Suspendre et Hibernation réduisent la consommation du système

• Broches d'interface SelectIO™ multi-tension et multi-normes

• Jusqu'à 502 broches d'E/S ou 227 paires de signaux différentiels

• E/S LVCMOS, LVTTL, HSTL et SSTL à extrémité unique

• Signalisation 3,3 V, 2,5 V, 1,8 V, 1,5 V et 1,2 V

• Commande de sortie sélectionnable, jusqu'à 24 mA par broche

• La norme QUIETIO réduit le bruit de commutation des E/S

• Compatibilité complète 3,3 V ± 10 % et conformité à l'échange à chaud.

• Débit de transfert de données de plus de 640 Mb/s par E/S différentielle

• E/S différentielles LVDS, RSDS, mini-LVDS, HSTL/SSTL avec résistances de terminaison différentielles intégrées

• Prise en charge améliorée du débit de données double (DDR)

• Prise en charge de la SDRAM DDR/DDR2 jusqu'à 400 Mb/s

• Prise en charge technologique PCI® 32/64 bits, 33/66 MHz entièrement conforme

• Ressources logiques abondantes et flexibles • Densités allant jusqu'à 25 344 cellules logiques, y compris la prise en charge facultative du registre à décalage ou de la RAM distribuée

• Multiplexeurs larges efficaces, logique large

• Logique de report anticipé rapide

• Multiplicateurs 18 x 18 améliorés avec pipeline en option

• Port de programmation/débogage JTAG IEEE 1149.1/1532

• Architecture mémoire SelectRAM™ hiérarchique

• Jusqu'à 576 Kbits de RAM bloc rapide avec activation d'écriture d'octet pour les applications de processeur

• Jusqu'à 176 Kbits de RAM distribuée efficace

• Jusqu'à huit gestionnaires d'horloge numérique (DCM)

• Élimination de la dérive d'horloge (boucle à verrouillage de retard)

• Synthèse de fréquence, multiplication, division

• Décalage de phase haute résolution

• Large plage de fréquences (5 MHz à plus de 320 MHz)

• Huit réseaux d'horloge globaux à faible dérive, huit horloges supplémentaires par demi-appareil, plus un routage abondant à faible dérive

• Interface de configuration vers les PROM standard de l'industrie

• PROM Flash série SPI à faible coût et peu encombrante

• PROM Flash NOR parallèle x8 ou x8/x16 BPI

• Xilinx® Platform Flash à faible coût avec JTAG

• Identificateur unique Device DNA pour l'authentification de la conception

• Charger plusieurs flux de bits sous contrôle FPGA

• Vérification CRC post-configuration

• Prise en charge complète du logiciel du système de développement Xilinx ISE® et WebPACK™ ainsi que du kit de démarrage Spartan-3A

• Processeurs embarqués MicroBlaze™ et PicoBlaze

• Boîtiers QFP et BGA à faible coût, options sans plomb

• Les empreintes courantes prennent en charge une migration facile de la densité

• Compatible avec certains FPGA non volatils Spartan-3AN

• Compatible avec les FPGA DSP Spartan-3A haute densité

• Version automobile XA disponible

Pour plus d'informations sur la disponibilité des stocks de la famille Spartan-3A FPGA, n'hésitez pas à envoyer un e-mail : sales@icschip.com