XC17128EPC20C XC17128EPC20I PLCC CI

XC17128EPC20C XC17128EPC20I CI PLCC XILINX IC PROM série 128K bits 5V

Spécification:

Fiche technique des réseaux de portes programmables sur site XILINX Virtex™ 2,5 V pour les familles FPGA (Certains produits sont obsolètes/en obsolescence, n'hésitez pas à nous contacter par ic@icschip.com pour plus d'informations)

Introduction :

Description :

La famille Virtex FPGA offre des solutions logiques programmables hautes performances et haute capacité. Des augmentations spectaculaires de l'efficacité du silicium résultent de l'optimisation de la nouvelle architecture pour l'efficacité du placement et du routage et de l'exploitation d'un processus CMOS agressif à 5 couches métalliques de 0,22 μm. Ces avancées font des FPGA Virtex des alternatives puissantes et flexibles aux réseaux de portes programmés par masque. La famille Virtex comprend les neuf membres présentés dans le tableau 1. S'appuyant sur l'expérience acquise avec les générations précédentes de FPGA, la famille Virtex représente une avancée révolutionnaire dans la conception de logique programmable. Combinant une grande variété de fonctionnalités système programmables, une riche hiérarchie de ressources d'interconnexion rapides et flexibles et une technologie de processus avancée, la famille Virtex offre une solution logique programmable haute vitesse et haute capacité qui améliore la flexibilité de conception tout en réduisant les délais de mise sur le marché.

Les familles de FPGA Spartan® et Spartan-XL constituent une solution FPGA de production en grand volume qui répond à toutes les exigences clés pour le remplacement des ASIC jusqu'à 40 000 portes. Ces exigences incluent des performances élevées, de la RAM sur puce, des solutions de base et des prix qui, en volume élevé, se rapprochent et, dans de nombreux cas, sont équivalents au masque des dispositifs ASIC programmés. En rationalisant l'ensemble des fonctionnalités de la série Spartan, en tirant parti des technologies de processus avancées et en se concentrant sur la gestion totale des coûts, la série Spartan offre les fonctionnalités clés requises par les ASIC et d'autres utilisateurs de logique à grand volume tout en évitant le coût initial, les longs cycles de développement et les risques inhérents aux ASIC conventionnels. Les familles Spartan et Spartan-XL de la série Spartan comptent dix membres, comme indiqué dans le tableau 1. Caractéristiques du FPGA Spartan/Spartan-XL Remarque : Les dispositifs de la série Spartan décrits dans cette fiche technique incluent la famille Spartan 5 V et la famille Spartan-XL 3,3 V. Consultez les fiches techniques séparées pour les membres plus avancés de la série Spartan. • Premier FPGA de remplacement ASIC pour la production en grand volume avec RAM sur puce • Densité jusqu'à 1 862 cellules logiques ou 40 000 portes système • Ensemble de fonctionnalités rationalisées basé sur l'architecture XC4000 • Performances du système au-delà de 80 MHz • Large gamme de solutions prédéfinies AllianceCORE et LogiCORE™ disponibles • Reprogrammabilité illimitée • Faible coût.

Caractéristiques au niveau du système - Disponible en versions 5 V et 3,3 V - Mémoire SelectRAM™ sur puce - Entièrement conforme PCI - Capacité de lecture complète pour la vérification du programme et l'observabilité des nœuds internes - Logique de transport haute vitesse dédiée - Capacité de bus interne à 3 états - Huit réseaux mondiaux d'horloge ou de signaux à faible biais - Logique Boundary Scan compatible IEEE 1149.1 - Boîtiers en plastique à faible coût disponibles dans toutes les densités - Compatibilité d'empreinte dans les boîtiers courants • Entièrement pris en charge par le puissant Xilinx ISE® Système de développement Classics - Cartographie, placement et routage entièrement automatiques Caractéristiques supplémentaires de la famille Spartan-XL • Alimentation 3,3 V pour une faible consommation avec E/S tolérantes à 5 V • Entrée de mise hors tension • Performances supérieures • Logique de transport plus rapide • Réseau d'horloge à grande vitesse plus flexible • Capacité de verrouillage dans les blocs logiques configurables • Verrou de capture rapide d'entrée • MUX ou générateur de fonctions à 2 entrées en option sur les sorties • Pilote de sortie 12 mA ou 24 mA • Conforme PCI 5 V et 3,3 V • Analyse des limites améliorée • Configuration du mode express

La famille Spartan®-3A de FPGA (Field-Programmable Gate Arrays) résout les défis de conception dans la plupart des applications électroniques à grand volume, sensibles aux coûts et à forte intensité d'E/S. La famille de cinq membres offre des densités allant de 50 000 à 1,4 million de portes système, comme indiqué dans le tableau 1. Les FPGA Spartan-3A font partie de la famille Extended Spartan-3A, qui comprend également le Spartan-3AN non volatil et les FPGA DSP Spartan-3A à plus haute densité. La famille Spartan-3A s'appuie sur le succès des précédentes familles de FPGA Spartan-3E et Spartan-3. Les nouvelles fonctionnalités améliorent les performances du système et réduisent le coût de configuration. Ces améliorations de la famille Spartan-3A, combinées à une technologie de traitement 90 nm éprouvée, offrent plus de fonctionnalités et de bande passante par dollar que jamais auparavant, établissant ainsi la nouvelle norme dans l'industrie de la logique programmable. En raison de leur coût exceptionnellement bas, les FPGA Spartan-3A sont parfaitement adaptés à un large éventail d'applications électroniques grand public, notamment l'accès haut débit, les réseaux domestiques, l'affichage/projection et les équipements de télévision numérique. La famille Spartan-3A est une alternative supérieure aux ASIC programmés par masque. Les FPGA évitent le coût initial élevé, les longs cycles de développement et la rigidité inhérente des ASIC conventionnels, et permettent des mises à niveau de conception sur le terrain.

Caractéristiques:

• Solution logique très économique et hautes performances pour les applications à gros volume et soucieuses des coûts

• L'alimentation VCCAUX à double plage simplifie la conception à 3,3 V uniquement

• Les modes Suspendre et Hibernation réduisent la consommation du système.

• Broches d'interface SelectIO™ multitension et multistandard

• Jusqu'à 502 broches d'E/S ou 227 paires de signaux différentiels

• E/S asymétriques LVCMOS, LVTTL, HSTL et SSTL

• Signalisation 3,3 V, 2,5 V, 1,8 V, 1,5 V et 1,2 V

• Pilote de sortie sélectionnable, jusqu'à 24 mA par broche

• La norme QUIETIO réduit le bruit de commutation d'E/S

• Compatibilité totale 3,3 V ± 10 % et compatibilité hot swap.

• Taux de transfert de données de plus de 640 Mbit/s par E/S différentielle

• E/S différentielles LVDS, RSDS, mini-LVDS, HSTL/SSTL avec résistances de terminaison différentielles intégrées

• Prise en charge améliorée du double débit de données (DDR)

• Prise en charge de la SDRAM DDR/DDR2 jusqu'à 400 Mbit/s

• Prise en charge de la technologie PCI® 32/64 bits, 33/66 MHz entièrement conforme

• Ressources logiques abondantes et flexibles • Densités jusqu'à 25 344 cellules logiques, y compris la prise en charge facultative du registre à décalage ou de la RAM distribuée

• Multiplexeurs larges efficaces, logique large

• Logique de report anticipé rapide

• Multiplicateurs 18 x 18 améliorés avec pipeline en option

• Port de programmation/débogage JTAG IEEE 1149.1/1532

• Architecture de mémoire SelectRAM™ hiérarchique

• Jusqu'à 576 Kbits de RAM en bloc rapide avec possibilité d'écriture par octets pour les applications de processeur

• Jusqu'à 176 Kbits de RAM distribuée efficace

• Jusqu'à huit gestionnaires d'horloge numérique (DCM)

• Élimination du décalage d'horloge (boucle verrouillée par retard)

• Synthèse de fréquence, multiplication, division

• Déphasage haute résolution

• Large gamme de fréquences (5 MHz à plus de 320 MHz)

• Huit réseaux d'horloges mondiaux à faible biais, huit horloges supplémentaires par demi-appareil, ainsi qu'un routage abondant à faible biais

• Interface de configuration avec les PROM standard de l'industrie

• PROM Flash série SPI peu coûteuse et peu encombrante

• PROM Flash NOR parallèle x8 ou x8/x16 BPI

• Plate-forme Flash Xilinx® à faible coût avec JTAG

• Identifiant unique de l'ADN de l'appareil pour l'authentification de la conception

• Chargez plusieurs flux binaires sous contrôle FPGA

• Vérification CRC après configuration

• Prise en charge complète des logiciels des systèmes de développement Xilinx ISE® et WebPACK™ ainsi que le kit de démarrage Spartan-3A.

• Processeurs intégrés MicroBlaze™ et PicoBlaze

• Emballage QFP et BGA à faible coût, options sans plomb

• Les empreintes communes facilitent la migration de la densité

• Compatible avec certains FPGA non volatils Spartan-3AN

• Compatible avec les FPGA DSP Spartan-3A de plus haute densité

• Version XA Automotive disponible

Produits associés :

Statut du FPGA Spartan-3A

Production XC3S50A

Production XC3S200A

Production XC3S400A

Production XC3S700A

Production XC3S1400A

XC3S50A –4 Performances standard VQ100/ VQG100 Boîtier plat quadruple très fin (VQFP) 100 broches C Commercial (0°C à 85°C)

XC3S200A –5 Hautes performances (commercial uniquement) TQ144/ TQG144 Boîtier plat mince à quatre broches (TQFP) I Industriel (–40°C à 100°C) XC3S400A FT256/ FTG256 Réseau de grilles à billes fines à pas fin (FTBGA) à 256 billes

Réseau de grilles à billes à pas fin de 320 billes XC3S700A FG320/ FGG320 (FBGA)

Réseau de grilles à billes à pas fin de 400 billes XC3S1400A FG400/ FGG400 (FBGA)

Réseau de grilles à billes à pas fin XC3S1400A FG484/ FGG484 à 484 billes (FBGA)

Réseau de grilles à billes à pas fin XC3S1400A FG676 FGG676 à 676 billes (FBGA)

XC3S50(2) 50 000 1 728 16 12 192 12 000 72 000 4 2 124 56

XC3S200(2) 200 000 4 320 24 20 480 30 000 216 000 12 4 173 76

XC3S400(2) 400 000 8 064 32 28 896 56 000 288 000 16 4 264 116

XC3S1000(2) 1M 17 280 48 40 1 920 120K 432K 24 4 391 175

XC3S1500 1,5M 29 952 64 52 3 328 208K 576K 32 4 487 221

XC3S2000 2M 46 080 80 64 5 120 320K 720K 40 4 565 270

XC3S4000 4M 62 208 96 72 6 912 432K 1 728K 96 4 633 300

XC3S5000 5M 74 880 104 80 8 320 520K 1 872K 104 4 633 300