Processeurs de TMS320DM8168CCYGA2 Texas Instruments TMS320DM816x IC Digital Media

Processeurs de TMS320DM8168CCYGA2 Texas Instruments TMS320DM816x IC TMS320DM8168 TMS320DM8167 TMS320DM8165 Digital Media

Texas Instruments Integrated fait le tour d'IC (les composants électroniques)

Processeurs IC TMS320DM8168 TMS320DM8167 TMS320DM8165 de TMS320DM8168CCYGA2 Texas Instruments TMS320DM816x Digital Media

TMS320DM8168CCYGA2 : DSP 32bit à point mobile 1.1GHz 8000MIPS 1031-Pin FCBGA

PROCESSEUR VISUEL, 800MHZ, FCBGA-1031, type de DSP : Point fixe, no. de peu : 32bit, fréquence : 1.125GHz, capacité de la mémoire instantanée : -, Style de cas de DSP : FCBGA, no. de goupilles : 1031Pins, no. d'entrée-sortie s : 64I/O s, no. de MIPS : 9000, type d'interface incluse : I2C, RoHS conforme : Oui

• Applications
  • La vidéo codent, décodent, transcodent, et Transrate
  • Infrastructure visuelle
  • Sécurité visuelle
  • Serveur de médias
  • Vidéoconférence
  • Signage de Digital

Description :

Les processeurs de vidéo de DM816x DaVinci sont une plate-forme fortement intégrée et programmable qui accroît le TI
Technologie de DaVinci pour répondre aux besoins de traitement des applications suivantes : la vidéo codent, décodent,
transcodez, et transrate ; sécurité visuelle ; vidéoconférence ; infrastructure visuelle ; serveur de médias ; et numérique
signage.
Le dispositif permet les fabricants de matériel (OEM) et les fabricants d'original-conception (les ODMs)
pour apporter rapidement pour lancer des dispositifs sur le marché comportant l'appui de systèmes d'exploitation robuste, les interfaces utilisateurs riches, et
représentation de traitement élevée par la flexibilité maximale d'un processeur mélangé entièrement intégré
solution. Le dispositif combine la vidéo programmable et l'audio traitant avec fortement intégré
ensemble périphérique.
La clé au dispositif sont jusqu'à trois coprocesseurs à haute définition de vidéo et de représentation (HDVICP2). Chacun
le coprocesseur peut exécuter un 1080p60 simple H.264 pour coder ou décoder ou plus à basse résolution multiple ou cadre
le taux code et décode. Multicanal HD-à-HD ou HD-à-écart-type le transcodage et multicoding sont également
possible. Avec la capacité de traiter simultanément les courants 1080p60, le dispositif de TMS320DM816x est
solution puissante pour des conditions d'application exigeantes d'aujourd'hui de vidéo de HD.
La programmabilité est équipée par une unité centrale de traitement du BRAS Cortex-A8 RISC d'extension AU NÉON, le TI C674x VLIW
noyau à point mobile de DSP, et coprocesseurs à haute définition de vidéo et de représentation. Le processeur de BRAS laisse
les promoteurs gardent des fonctions de commande séparé des algorithmes audio et visuels programmés sur le DSP et
coprocesseurs, de ce fait réduisant la complexité du logiciel système. Le BRAS Cortex-A8 RISC à 32 bits
le processeur avec l'extension à point mobile AU NÉON inclut : 32KB de cachette d'instruction ; 32KB de cachette de données ;
256KB de la cachette L2 ; 48KB de ROM publique, et 64KB de RAM.
L'ensemble périphérique riche fournit la capacité de commander les périphériques externes et de communiquer avec
processeurs externes. Pour des détails sur chaque périphérique, voyez les sections relatives dans ce document et
guides de référence périphériques associés. L'ensemble périphérique inclut : Vidéo de HD traitant le sous-système
(HDVPSS), qui fournit la sortie visuelles les entrées simultané de HD et d'écart-type et doubles analogues de vidéo de HD ;
à deux impers de Gigabit Ethernet (10 Mbps, 100, Mbps, Mbps 1000) avec l'interface de GMII et de MDIO ; deux USB
ports avec intégré 2,0 PHY ; Interface conforme des ruelles GEN2 du port x2 de PCIe, à la laquelle permet le dispositif
agissez en tant que point final de complexe ou de dispositif de racine de PCIe ; une porte série audio de McASP de 6 canaux (avec le mode de DIT) ;
deux portes série audio à canal double de McASP (avec le mode de DIT) ; une porte série protégée multicanale de McBSP ;
trois UARTs avec IrDA et appui de cercle ; Interface série de SPI ; Interface série d'écart-type et de SDIO ; deux I
maître 2C et interfaces slaves ; jusqu'à 64 bornes de GPIO ; sept minuteries à 32 bits ; horloge de surveillance de système ; double DDR2
et interface de DDR3 SDRAM ; interface asynchrone à 8 bits et de 16 bits flexible de mémoire ; et jusqu'à deux
SATA se connecte par interface pour le stockage externe sur deux unités de disques ou plus à l'utilisation d'un multiplicateur gauche.
Le dispositif inclut également un moteur graphique de SGX530 3D (disponible seulement sur le dispositif TMS320DM8168)
pour permettre GUIs sophistiqué et interfaces utilisateurs et interactions irrésistibles. En plus, le dispositif a
un ensemble complet d'instruments de développement pour le BRAS et DSP, y compris des compilateurs C, une assemblée de DSP
optimiseur pour simplifier la programmation et l'établissement du programme, et une interface de débogueur de Microsoft® Windows® pour
visibilité dans l'exécution de code source.
Le noyau de C674x DSP est la génération à point mobile performante de DSP dans le TMS320C6000™ DSP
plate-forme. Le processeur à point mobile de C674x DSP emploie 32KB de mémoire du programme L1 et 32KB des données L1
mémoire. Jusqu'à 32KB de L1P peut être configuré comme cachette de programme. Rester est noncacheable non

mémoire de programme d'attente-état.
Jusqu'à 32KB de L1D peut être configuré comme cachette de données.

Rester est mémoire noncacheable de données de NO--attente-état.

Le DSP a 256KB de L2 RAM, qui peut être défini As
SRAM, cachette L2, ou une combinaison de chacun des deux.

Tous les C674x L3 et accès mémoire hors puce sont conduits par un système MMU.

• Position 2.5V3V 0.2A/0.2A 6-Pin de régulateur de TLV7113025DSER LDO

Classifications environnementales et d'exportation :

IC plus populaire en stock :