Dispositif logique programmable d'IC max 7000A de circuits intégrés d'EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP

Circuits intégrés IC d'EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP

Dispositif logique programmable de max 7000A

Part# relatif EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE CPLD INTEL IC

L'architecture de max 7000A inclut les éléments suivants :

■Termes de produit d'extenseur de ■ de Macrocells de ■ de blocs de rangée de logique (laboratoires) (en commun et parallèle)

■Rangée programmable d'interconnexion

■Entrée-sortie bloc de gestion l'architecture de max 7000A inclut quatre entrées consacrées qui peuvent être employées en tant qu'entrées polyvalentes

ou en tant que les signaux de commande ultra-rapides et globaux (horloge, claire, et sortie deux permettre des signaux) pour chaque macrocell et goupille d'entrée-sortie.

Caractéristiques :

■Les dispositifs logiques 3.3-V programmables basés sur EEPROM performants (PLDs) ont construit sur l'architecture multiple de la seconde génération de Matrix de rangée (MAX®) (voir le tableau 1)

■programmabilité du dans-système 3.3-V (ISP) par l'interface commune du groupe d'action d'essai de la norme 1149,1 intégrés d'IEEE (JTAG) avec la capacité de goupille-verrouillage avancée – circuits de la programmabilité de dans-système de dispositif de max 7000AE (ISP) conformes avec la norme 1532 d'IEEE – circuits d'ISP de dispositif d'EPM7128A et d'EPM7256A compatibles avec la norme 1532 d'IEEE

■Circuits intégrés de l'essai de frontière-balayage (déclaration provisoire) conformes avec la norme 1149,1 d'IEEE

■Soutient l'essai de confiture de JEDEC et le langage de programmation standard (STAPL) JESD-71

■L'ISP augmentée comporte – algorithme augmenté d'ISP pour une programmation plus rapide (à l'exclusion des dispositifs d'EPM7128A et d'EPM7256A) – le peu d'ISP_Done pour assurer la programmation complète (à l'exclusion des dispositifs d'EPM7128A et d'EPM7256A) – résistance cabreuse sur des goupilles d'entrée-sortie pendant la programmation de dans-système

■Pin-compatible avec le ■ populaire PLDs à haute densité de dispositifs de 5.0-V max 7000S s'étendant de 600 à 10 000 portes utilisables

■Température ambiante prolongée

retards de logique de la goupille-à-goupille 4.5-ns avec de contre- fréquences de jusqu'à 227,3 mégahertz

■L'interface d'entrée-sortie de MultiVoltTM permet le noyau de dispositif à la course à 3,3 V, alors que les goupilles d'entrée-sortie sont compatibles avec des niveaux de la logique 5.0-V, 3.3-V, et 2.5-V

■Comptes de Pin s'étendant de 44 à 256 en un grand choix de paquet plat de quadruple mince (TQFP), paquet plat de quadruple en plastique (PQFP), rangée de boule-grille (BGA), économie de l'espace BGATM FineLine, et paquets en plastique du support intermédiaire de J-avance (PLCC)

■Appuis chauds-socketing dans des dispositifs de max 7000AE

■Structure de acheminement continue programmable de la rangée d'interconnexion (pia) pour l'architecture qui respecte les autobus de représentation de ■ PCI-compatible rapide et prévisible de ■, y compris l'option de sortie taux du groupe programmable d'Ouvert-drain de ■ de contrôle

■Le macrocell programmable s'inscrit à clair individuel, préréglé, horloge, et l'horloge permettent des contrôles

■Les états du cycle initial programmables pour des registres de macrocell en mode programmable de puissance-économie de ■ de dispositifs de max 7000AE pour 50% ou la réduction de plus grande puissance de chaque distribution configurable de produit-terme d'extenseur de ■ de macrocell, permettant jusqu'à 32 termes de produit par peu programmable de sécurité de ■ de macrocell pour la protection du ■ de propriété industrielle de conceptions 6 à la sortie de la goupille 10 ou motivée par la logique permettent le ■ deux de signaux les signaux d'horloge que globaux avec le ■ facultatif d'inversion ont augmenté des ressources d'interconnexion pour le ■ amélioré de routability jeûnent des temps d'installation d'entrée fournis par un chemin consacré de goupille d'entrée-sortie aux goupilles moulues programmables de sortie de ■ de registres de macrocell de ■ taux du groupe programmable de contrôle

L'appui de conception du logiciel et l'endroit-et-itinéraire automatique donné par les systèmes de développement d'Altera pour les PCs basés sur Windows et le Sun SPARCstation, et le HP 9000 séries 700/800 appui■ supplémentaire d'entrée et de simulation de conception de postes de travail ont fourni par EDIF 2 0 0 et 3 dossiers de 0 0 netlist, bibliothèque des modules paramétrisés (LPM), Verilog HDL, VHDL, et d'autres interfaces aux outils populaires d'EDA des fabricants tels que l'appui de programmation de ■ de cadence, de logique d'exemplaire, de graphiques de mentor, d'OrCAD, de Synopsys, de Synplicity, et de VeriBest câble la publication périodique principale de l'unité (MPU), du MasterBlasterTM de programmation d'Altera/le câble communications de bus série universel (USB), de ByteBlasterMVTM du port parallèle téléchargement, et câble périodique de téléchargement de BitBlasterTM, aussi bien que programmation matériel de tiers fabricants et de tout dossier de JamTM STAPL (.jam), de dossier d'Octet-code de confiture (.jbc), ou d'appareil de contrôle en circuit capable périodique du dossier de format de vecteur (.svf).

Fiche technique programmable de dispositif logique de max 7000A :

Programmabilité de Dans-système

Les dispositifs de max 7000A peuvent être dans-système programmé par l'intermédiaire 4 d'une interface industriellement compatible de la norme 1149,1 d'IEEE de goupille (JTAG). L'ISP offre des itérations rapides et efficaces pendant le développement de conception et des cycles de correction. L'architecture de max 7000A intérieurement produit des tensions de programmation élevées exigées pour programmer des cellules d'EEPROM, permettant le dans-système programmant avec seulement une alimentation de l'énergie 3.3-V simple. Pendant le dans-système programmant, les goupilles d'entrée-sortie tri sont énoncées et faiblement tirées vers le haut pour éliminer des conflits de conseil. La valeur cabreuse est nominalement le kΩ 50. Les dispositifs de max 7000AE ont un algorithme augmenté d'ISP pour programmer plus rapidement. Ces dispositifs offrent également un peu d'ISP_Done qui fournit l'exploitation sûre quand la programmation de dans-système est interrompue. Ce peu d'ISP_Done, qui est le dernier peu a programmé, empêche toutes les goupilles d'entrée-sortie de conduire jusqu'à ce que le peu soit programmé. Cette caractéristique est seulement disponible dans des dispositifs d'EPM7032AE, d'EPM7064AE, d'EPM7128AE, d'EPM7256AE, et d'EPM7512AE. L'ISP simplifie le courant de fabrication en permettant à des dispositifs d'être montés sur une carte PCB avec l'équipement de transfert standard avant qu'ils soient programmés. Des dispositifs de max 7000A peuvent être programmés en téléchargeant l'information câble gauche parallèle par l'intermédiaire des essayeurs en circuit, des processeurs incorporés, du câble de communications d'Altera MasterBlaster serial/USB, de ByteBlasterMV de téléchargement, et câble périodique de téléchargement de BitBlaster. La programmation des dispositifs après qu'ils soient placés sur le conseil élimine des dommages d'avance sur des paquets de haut-goupille-compte (par exemple, paquets de QFP) dus à la manipulation de dispositif. Des dispositifs de max 7000A peuvent être reprogrammés après qu'un système se soit déjà transporté au champ. Par exemple, des mises à jour d'un produit peuvent être exécutées dans le domaine par l'intermédiaire du logiciel ou du modem. la programmation de Dans-système peut être accomplie avec un algorithme adaptatif ou constant. Un algorithme adaptatif lit l'information à partir de l'unité et adapte des étapes de programmation suivantes pour réaliser le moment de programmation le plus rapide possible pour cette unité. Un algorithme constant emploie un ordre de programmation (non-adaptatif) prédéfini qui ne tire pas profit des améliorations de programmation de temps d'algorithme adaptatif. Quelques appareils de contrôle en circuit ne peuvent pas programme employant un algorithme adaptatif. Par conséquent, un algorithme constant doit être employé. Des dispositifs de max 7000AE peuvent être programmés avec un algorithme (non-adaptatif) adaptatif ou constant. Le dispositif d'EPM7128A et d'EPM7256A peut seulement être programmé avec un algorithme adaptatif ; la programmation pour l'utilisateur ces deux dispositifs sur les plates-formes qui ne peuvent pas employer un algorithme adaptatif devrait utiliser des dispositifs d'EPM7128AE et d'EPM7256AE. Le langage d'essai et de programmation de norme de confiture (STAPL), la norme JESD 71 de JEDEC, peut être employé pour programmer des dispositifs de max 7000A avec des appareils de contrôle d'incircuit, des PCs, ou des processeurs incorporés.

Contrôle programmable de vitesse/puissance

Les dispositifs de max 7000A offrent un mode de puissance-économie qui soutient l'opération de basse puissance à travers les circuits définis par l'utilisateur ou le dispositif entier. Cette caractéristique permet à la dissipation de puissance totale d'être réduite de 50% ou plus parce que la plupart des applications de logique exigent seulement d'une petite part de toutes les portes de fonctionner à la fréquence maximum. Le concepteur peut programmer chaque le macrocell individuel dans un dispositif de max 7000A pour l'un ou l'autre d'opération ultra-rapide (c.-à-d., avec l'option de Turbo BitTM s'est allumé) ou de basse puissance (c.-à-d., avec l'option de peu de Turbo s'est éteint). En conséquence, les chemins vitesse-critiques dans la conception peuvent fonctionner à la grande vitesse, alors que les chemins restants peuvent fonctionner à la puissance réduite. Macrocells qui courent à la puissance faible encourent un additionneur nominal de délai (tLPA) pour le tLAD, le tLAC, le tic, les dix, le tSEXP, le tACL, et les paramètres de tCPPW.

Classifications environnementales et d'exportation

Caractéristiques :